

REC'D

21 MAR 2005

PCT/JP2004/011561

07.9.2004

日本特許庁  
JAPAN PATENT OFFICE

REC'D 30 SEP 2004

別紙添付の書類に記載されている事項は下記の出願に記載され  
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日  
Date of Application: 2003年 8月 6日

出願番号  
Application Number: 特願 2003-287887

[ST. 10/C]: [JP 2003-287887]


出願人  
Applicant(s): ソニー株式会社

**PRIORITY DOCUMENT**  
SUBMITTED OR TRANSMITTED IN  
COMPLIANCE WITH  
RULE 17.1(a) OR (b)

2004年 8月 26日

特許庁長官  
Commissioner,  
Japan Patent Office

八 川



【書類名】 特許願  
【整理番号】 0390422301  
【提出日】 平成15年 8月 6日  
【あて先】 特許庁長官殿  
【国際特許分類】 H02M 7/00  
【発明者】  
【住所又は居所】 東京都品川区東五反田2丁目20番4号 ソニー・ヒューマンキヤピタル株式会社内  
【氏名】 安村 昌之  
【特許出願人】  
【識別番号】 000002185  
【氏名又は名称】 ソニー株式会社  
【代理人】  
【識別番号】 100086841  
【弁理士】  
【氏名又は名称】 脇 篤夫  
【代理人】  
【識別番号】 100114122  
【弁理士】  
【氏名又は名称】 鈴木 伸夫  
【手数料の表示】  
【予納台帳番号】 014650  
【納付金額】 21,000円  
【提出物件の目録】  
【物件名】 特許請求の範囲 1  
【物件名】 明細書 1  
【物件名】 図面 1  
【物件名】 要約書 1  
【包括委任状番号】 9710074  
【包括委任状番号】 0007553

**【書類名】特許請求の範囲****【請求項1】**

入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、

上記スイッチング素子をスイッチング駆動する駆動手段と、

上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスと、

少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、

上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、

上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路とを備え、

上記同期整流回路は、

上記絶縁コンバータトランスの二次巻線をセンタータップしたタップ出力を平滑コンデンサの正極端子に接続するとともに、

上記二次巻線のセンタータップしていない側の一方の端部と二次側アースとの間に直列接続される第1のMOS型トランジスタと、

上記二次巻線のセンタータップしていない側の他方の端部と二次側アースとの間に直列接続される第2のMOS型トランジスタと、

上記第1のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第1のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、

上記第2のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第2のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、から成り、

上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定した、

ことを特徴とするスイッチング電源回路。

**【請求項2】**

上記絶縁コンバータトランスの磁束密度を一定以下とするために、絶縁コンバータトランスに形成するギャップ長を所定以上とすることで、一次側と二次側の結合係数を所定以下に設定している、

ことを特徴とする請求項1に記載のスイッチング電源回路。

**【請求項3】**

上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記第1の二次巻線及び第2の二次巻線における1ターンあたりの誘起電圧レベルが所要以下となるように、上記一次巻線と、上記第1の二次巻線及び第2の二次巻線のターン数を設定している、

ことを特徴とする請求項1に記載のスイッチング電源回路。

**【請求項4】**

上記二次側直流出力電圧のレベルに応じて、上記スイッチング手段のスイッチング周波数を可変制御することで、上記二次側直流出力電圧についての定電圧制御を行うようにされた定電圧制御手段をさらに備える、

ことを特徴とする請求項1に記載のスイッチング電源回路。

【書類名】明細書

【発明の名称】スイッチング電源回路

【技術分野】

【0001】

本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。

【背景技術】

【0002】

スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータなどの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることがわかっている。

そこで、共振形コンバータによるスイッチング電源回路が各種提案され、実用化されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。

【0003】

図6の回路図は、従来としての、共振形コンバータを備えるスイッチング電源回路の一例を示している。この図に示す電源回路は、他励式による電流共振形コンバータに対して部分電圧共振回路が組み合わされている。

【0004】

この図に示す電源回路においては、先ず、商用交流電源ACに対して、ブリッジ整流回路Di及び1本の平滑コンデンサCiから成る全波整流平滑回路が備えられる。そして、これらブリッジ整流回路Di及び平滑コンデンサCiの全波整流動作によって、平滑コンデンサCiの両端には整流平滑電圧Ei（直流入力電圧）が得られることになる。この整流平滑電圧Eiは、交流入力電圧VACの等倍に対応したレベルとなる。

【0005】

上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示するようにして、MOS-FETによる2本のスイッチング素子Q1, Q2をハーフブリッジ結合により接続している。スイッチング素子Q1, Q2の各ドレインーソース間に対しては、図示する方向により、それぞれボディダイオードによるダンパーダイオードDD1, DD2が並列に接続される。

【0006】

また、スイッチング素子Q2のドレインーソース間に対しては、部分共振コンデンサCpが並列に接続される。この部分共振コンデンサCpのキャパシタンスと一次巻線N1のリーケージインダクタンスL1によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Q1, Q2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。

【0007】

この電源回路においては、スイッチング素子Q1, Q2をスイッチング駆動するために、例えば汎用のICによる発振・ドライブ回路2が設けられる。この発振・ドライブ回路2は、発振回路、駆動回路回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Q1, Q2の各ゲートに対して印加する。これにより、スイッチング素子Q1, Q2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。

【0008】

絶縁コンバータトランスPITはスイッチング素子Q1, Q2のスイッチング出力を二次側に伝送する。この絶縁トランスPITの一次巻線N1の一端は、一次側並列共振コンデンサC1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2の

ドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。

また、一次巻線N1の他端は、一次側アースに接続される。

ここで、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1を含む絶縁コンバータトランスPITのリーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

#### 【0009】

上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（L1-C1）による電流共振形としての動作と、前述した部分電圧共振回路（Cp//L1）とによる部分電圧共振動作とが得られることになる。

つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を探っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。

#### 【0010】

ここでの図示による説明は省略するが、絶縁コンバータトランスPITの構造としては、例えばフェライト材によるE型コアを組み合わせたEE型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線N1と、次に説明する二次巻線（N2A, N2B）を、EE型コアの中央磁脚に対して、巻装している。

#### 【0011】

絶縁コンバータトランスPITの二次巻線としては、センタータップが施されたことで2つに分割された二次巻線N2A, N2Bが巻装されている。これらの二次巻線N2A, N2Bには、一次巻線N1に伝達されたスイッチング出力に応じた交番電圧が励起される。

#### 【0012】

この場合、上記二次巻線N2A, N2Bのセンタータップは二次側アースに対して接続される。そして、この二次巻線N2A, N2Bに対して、図示するようにして整流ダイオードD01, D02、及び平滑コンデンサC0から成る全波整流回路を接続する。これにより、平滑コンデンサC0の両端電圧として二次側直流出力電圧E0が得られる。この二次側直流出力電圧E0は、図示しない負荷側に供給されるとともに、次に説明する制御回路1のための検出電圧としても分岐して入力される。

#### 【0013】

制御回路1は、二次側直流出力電圧E0のレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Q1, Q2を駆動する。このようにしてスイッチング素子Q1, Q2のスイッチング周波数が可変されることで、二次側直流出力電圧のレベルが安定化されることになる。

#### 【0014】

この図に示す回路構成による電源回路として、低電圧大電流としての負荷条件に対応させた場合の動作波形を、図7に示す。図7に示す動作波形は、交流入力電圧VAC=100V、負荷電力Po=125Wの条件で測定を行って得られたものである。また、ここでの低電圧大電流の状態としては、二次側直流電圧Eo=5Vで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Io=25Aとなる状態である。

#### 【0015】

また、図7に示す動作波形による実験結果を得るのにあたっては、次のような条件と、電源回路における部品素子等の選定を行っている。

先ず、二次側巻線の1T（ターン）あたりの誘起電圧レベルが、5V/Tとなるようして、二次巻線N2A, N2B及び一次巻線N1のターン数を設定することとして、具体的には、二次巻線N2A=N2B=1T、一次巻線N1=30Tとしている。

そして、絶縁コンバータトランスPITのEE型コアの中央磁脚に対しては1.0mm程度のギャップを形成するようしている。これによって、一次巻線N1と二次巻線N2A, N2

Bとで、0.85程度の結合係数を得るようにしている。

また、一次側直列共振コンデンサ  $C_1 = 0.068 \mu F$ 、部分電圧共振コンデンサ  $C_p = 330 pF$  を選定し、整流ダイオード D<sub>o1</sub>, D<sub>o2</sub>には、50A/40V のショットキーダイオードを選定している。

#### 【0016】

図7に示す波形図において、スイッチング素子 Q<sub>2</sub>の両端電圧 V<sub>1</sub>は、スイッチング素子 Q<sub>2</sub>のオン/オフ状態に対応している。つまり、スイッチング素子 Q<sub>2</sub>がオンとなる期間 T<sub>2</sub>では0レベルで、オフとなる期間 T<sub>1</sub>では所定レベルでクランプされた矩形波となる。そして、スイッチング素子 Q<sub>2</sub>//ダンパーダイオード DD<sub>2</sub>に流れるスイッチング電流 I<sub>D S2</sub>としては、期間 T<sub>2</sub>に示されるように、ターンオン時においては、ダンパーダイオード DD<sub>2</sub>を流れることで負極性となり、これが反転して正極性によりスイッチング素子 Q<sub>2</sub>のドレイン→ソースを流れ、期間 T<sub>1</sub>でオフとなって0レベルとなる波形が得られる。

また、スイッチング素子 Q<sub>1</sub>は、上記スイッチング素子 Q<sub>2</sub>に対して交互にオン/オフするようにしてスイッチングを行う。このため、スイッチング素子 Q<sub>1</sub>//ダンパーダイオード DD<sub>1</sub>に流れるスイッチング電流 I<sub>D S1</sub>は、スイッチング電流 I<sub>D S2</sub>に対して  $180^\circ$  位相がシフトした波形となっている。

#### 【0017】

そして、スイッチング素子 Q<sub>1</sub>, Q<sub>2</sub>のスイッチング出力点と一次側アース間に接続される一次側直列共振回路 ( $C_1 - L_1$ ) に流れる一次側直列共振電流 I<sub>o</sub>は、スイッチング電流 I<sub>D S1</sub>とスイッチング電流 I<sub>D S2</sub>との合成波形に対応する、一次側直列共振回路 ( $C_1 - L_1$ ) の共振電流としての正弦波成分と、一次巻線 N<sub>1</sub>の励磁インダクタンスにより発生する鋸歯状波成分とが合成された波形となる。

#### 【0018】

そして、このときの測定条件である、負荷電力 P<sub>o</sub> = 125W は、図6に示す電源回路が対応する負荷条件としては、最大に近い重負荷の条件となるのであるが、このようにして対応負荷電力範囲において重負荷の傾向となる条件では、二次側の整流電流は不連続モードとなる。

つまり、二次巻線 N<sub>2A</sub>に発生する二次巻線電圧 V<sub>2</sub>は、図7に示すようにして、一次側直列共振電流 I<sub>o</sub>が正弦波状で流れる期間のみ、所定の絶対値レベルでクランプされる波形が生じ、その間の一次側直列共振電流 I<sub>o</sub>として励磁インダクタンスによる鋸歯状波成分が流れる期間は0レベルとなる。二次巻線 N<sub>2B</sub>には、二次巻線電圧 V<sub>2</sub>を反転させた波形が発生する。

このために、整流ダイオード D<sub>o1</sub>を流れる整流電流 I<sub>1</sub>と、整流ダイオード D<sub>o2</sub>を流れる整流電流 I<sub>2</sub>は、それぞれ、一次側直列共振電流 I<sub>o</sub>が正弦波状で流れる期間 D<sub>ON1</sub>, D<sub>ON2</sub>においてのみ流れ、これ以外の期間においては共に流れない。つまり、二次側の整流電流は不連続で平滑コンデンサに流入している。

#### 【0019】

ショットキーダイオードである整流ダイオード D<sub>o1</sub>, D<sub>o2</sub>の順方向電圧降下は 0.6V であり、上記したような二次側の動作では、図示もしているように、整流電流 I<sub>1</sub>, I<sub>2</sub>は 35A<sub>p</sub> という相応に高いレベルとなるので、これらの整流ダイオード素子による導通損が顕著となって電力損失が大きくなる。実際の測定結果として、直流入力電圧（整流平滑電圧 E<sub>i</sub>）= 130V のときの DC → DC 電力変換効率は 86% 程度にとどまる。

#### 【0020】

そこで、二次側における整流電流の導通損を低減する技術として、低オン抵抗のMOS-FETにより整流を行うようにした、同期整流回路が知られている。このような同期整流回路として、巻線電圧検出方式による構成を例を図8に示す。

なお、図8においては、絶縁コンバータトランジスタ P<sub>1</sub>~T<sub>1</sub> の二次側の構成のみを示している。一次側の構成は、図6と同様であるものとする。また、定電圧制御方式としても、二次側直流出力電圧 E<sub>o</sub> のレベルに応じて、一次側スイッチングコンバータのスイッチング周波数を可変制御するスイッチング周波数制御方式を探る。

また、この図8に示す二次側の構成を探る電源回路としても、図6の場合と同様の低電圧大電流 ( $V_{AC} = 100V$ 、負荷電力  $P_o = 125W$ 、 $E_o = 5V$ 、 $I_o = 25A$ ) の条件に対応するものとされる。

#### 【0021】

この場合にも、二次巻線としては、同じ巻数の二次巻線N2A、N2Bの各一端はセンタータップにより接続されるが、このセンタータップ出力は、平滑コンデンサ  $C_o$  の正極端子に接続される。二次巻線N2Aの他端は、NチャネルのMOS-FET Q3のドレイン→ソースを介して、二次側アース(平滑コンデンサ  $C_o$  の負極端子側)に接続される。同様にして、二次巻線N2Bの他端も、NチャネルのMOS-FET Q4のドレイン→ソースを介して、二次側アース(平滑コンデンサ  $C_o$  の負極端子側)に接続される。つまり、この場合には、二次巻線N2A、N2Bの各整流電流経路において、MOS-FET Q3、Q4を負極側に直列に挿入した構造となっている。なお、MOS-FET Q3、Q4のドレイン→ソースに対しては、それぞれ、ボディダイオード DD3、DD4が接続される。

#### 【0022】

そして、MOS-FET Q3を駆動する駆動回路は、二次巻線N2BとMOS-FET Q4のドレインとの接続点とMOS-FET Q3のゲートの間に、ゲート抵抗  $R_{g1}$  を接続すると共に、MOS-FET Q3のゲートと二次側アースとの間に抵抗  $R_{11}$  を接続して形成される。

同様に、MOS-FET Q4を駆動する駆動回路は、二次巻線N2AとMOS-FET Q3のドレインとの接続点とMOS-FET Q4のゲートの間に、ゲート抵抗  $R_{g2}$  を接続すると共に、MOS-FET Q4のゲートと二次側アースとの間に抵抗  $R_{12}$  を接続して形成される。

#### 【0023】

MOS-FETは、ゲートにオン電圧を印加すると、ドレイン→ソース間は、単なる抵抗と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようすれば、平滑コンデンサ  $C_o$  の正極端子に充電する方向のみに電流を流さなければならぬ。これとは逆方向に電流が流れると、平滑コンデンサ  $C_o$  から絶縁コンバータトランジスト  $P_{IT}$  側に放電電流が流れ、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS-FETの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。

上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサ  $C_o$  の正極端子に充電する方向(つまり、ドレイン→ソース方向)にのみ電流が流れるように、MOS-FET Q3、Q4をスイッチング駆動するための回路である。

#### 【0024】

図9の波形図は、上記図8に示す二次側の構成を探る電源回路(一次側は図6と同様)として、負荷電力  $P_o = 125W$  時の動作を示している。前述もしたように、この場合における負荷電力  $P_o = 125W$  は、ほぼ最大負荷の条件となる。

この図において、スイッチング素子 Q2 の両端電圧  $V_1$  と、これに応じた二次巻線 N2A-N2B の両端に得られる二次巻線電圧  $V_2$  は、図6と同様のタイミングとなっているものである。なお、図9に示す二次巻線電圧  $V_2$  は、二次巻線 N2A とゲート抵抗  $R_{g2}$  との接続点側からみた場合の極性となっており、二次巻線 N2B とゲート抵抗  $R_{g1}$  との接続点側からみた場合には逆極性となる。

MOS-FET Q4 の駆動回路は、この図に示す極性の二次巻線電圧  $V_2$  が負極性の所定レベルでクランプされる期間に至ると、MOS-FET Q4 のゲートに対して、ゲート抵抗  $R_{g2}$  と抵抗  $R_{12}$  により設定されるレベルのオン電圧を印加するように動作することになる。

同様にして、MOS-FET Q3 の駆動回路(ゲート抵抗  $R_{g1}$ 、抵抗  $R_{11}$ ) は、この図とは反転した極性の二次巻線電圧( $V_2$ )が負極性の所定レベルでクランプされる期間に至ると、MOS-FET Q3 のゲートに対してオン電圧を印加するように動作することになる。

## 【0025】

これにより、MOS-FET Q3, Q4には、それぞれ、図示するようにして、期間D0N1, D0N2において、正極性の整流電流 I1, I2が流れる。この整流電流 I1, I2は、図6の回路の場合（図7の波形図の整流電流 I1, I2）と同様に、35 A<sub>p</sub>である。しかしながら、MOS-FET Q3, Q4は低オン抵抗であり、ショットキーダイオードによる整流ダイオード D01, D02と比較すれば、整流電流の導通損は著しく低いものとすることができる。また、駆動回路が抵抗素子のみから成ることからも理解されるように、巻線電圧検出方式は、駆動回路系が簡単な構成であることもメリットとなっている。

## 【0026】

しかしながら、この図9に対応する場合のような重負荷（負荷電力 P<sub>o</sub> = 125 W）とされる条件では、この電源回路も二次側整流電流は不連続モードとなる。これは、図9においても期間D0N1, D0N2が不連続であることにより示されている。

この不連続モードでは、整流電流 I1, I2として、平滑コンデンサ C<sub>0</sub>への充電電流が0レベルになったとしても、絶縁コンバータトランジスタ P1Tの一次巻線 N1には同じ方向に電流が流れている。これは、先の図7の波形図において、期間D0N1, D0N2以外の期間において、一次側直列共振電流 I<sub>0</sub>として、一次巻線 N1の励磁インダクタンスによる鋸歯状波の電流成分がその直前タイミングと同じ極性で流れていることを指している。のために、実際としては、二次巻線 N2A, N2Bに誘起される電圧の極性が反転しないために、その間、MOS-FET Q3, Q4は完全にオフにならずにオン状態を維持する。これにより、図示するようにして、期間D0N1, D0N2以外では、整流電流 I1, I2として逆方向の電流が流れてしまう。この期間D0N1, D0N2以外における逆方向の整流電流 I1, I2は、無効電力を生じさせるが、このときの整流電流 I1, I2のレベルは、8 A<sub>p</sub>と比較的高いために、その無効電力量も相応に大きなものとなる。

このように、同期整流回路として巻線電圧検出方式を探る場合、整流電流の導通損は低減されるものの、上記のようにして無効電力が発生するために、全体として電力変換効率の有効な向上は図ることが難しいというのが現状である。

## 【0027】

図10の波形図は、図8に示した二次側の構成を探る電源回路についての軽負荷とされる条件での動作を示している。

図8に示す電源回路の実際としても、先に図6に示す電源回路の構成として説明したようにスイッチング周波数制御による定電圧制御を行うが、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。

そして、このような軽負荷の状態では、図10に示すようにして、スイッチング素子 Q2の両端電圧 V1に対して、二次側巻線電圧 V2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流 I1, I2としては、期間D0N1, D0N2との間に休止期間が無く平滑コンデンサ C<sub>0</sub>に連続して充電されるようにして流れる。つまり、連続モードとなる。このときには、上記図9の重負荷時の動作として示したような逆方向の整流電流 I1, I2が流れる期間は存在しなくなつて、これに応じた無効電力も生じていない。

このように、二次側整流回路系を巻線電圧検出方式による同期整流回路に置き換えた構成の電源回路も、重負荷時における電力変換効率の低下が依然として問題となる。

## 【0028】

そこで、上記図9に示されるような、逆方向の整流電流による無効電力の発生の問題を解消する技術としては、整流電流検出方式による同期整流回路が知られている。この整流電流検出方式は、平滑コンデンサ C<sub>0</sub>に充電される整流電流が0レベルになる前にMOS-FETをオフさせる技術である。

この整流電流検出方式による同期整流回路の構成例を、図11に示す。なお、この図においては、説明を簡単なものとするために、半波整流による構成を示している。

## 【0029】

整流電流検出方式としては、二次巻線 N2に流れる電流を検出するためにカレントトラ

ンスTRを設ける。カレントトランスの一次巻線Naは、二次巻線N2の端部と、MOS-FETQ4のドレンと接続される。MOS-FETQ4のソースは、平滑コンデンサCoの負極端子に接続している。

カレントトランスの二次巻線Nbに対しては、抵抗Raが並列に接続されるとともに、相互に順電圧方向が逆となるようにして、ダイオードDa、Dbが並列に接続されて並列接続回路を形成する。また、この並列接続回路に対して、コンパレータ20が接続される。コンパレータ20の反転入力には、基準電圧Vrefが入力される。なお、基準電圧Vrefとコンパレータ20の反転入力との接続点には、上記並列接続回路においてダイオードDaのアノードとダイオードDbのカソードが接続されている側の端部と接続される。また、コンパレータ20の非反転入力には、上記並列接続回路においてダイオードDaのカソードとダイオードDbのアノードが接続されている側の端部が接続される。

この場合、コンパレータ20の出力は、バッファ21により増幅されてMOS-FETQ4のゲートに印加されるようになっている。

### 【0030】

上記図11に示す構成による回路の動作を、図12に示す。

二次巻線N2に誘起される電圧が、平滑コンデンサCoの両端電圧(Eo)よりも大きくなると、先ず、MOS-FETQ4のボディダイオードのアノード→カソードの方向により、平滑コンデンサCoへ充電するようにして整流電流Idが流れ始める。この整流電流Idは、カレントトランスの一次巻線Naに流れるので、カレントトランスの二次巻線Nbには、一次巻線Naに流れる整流電流Idに応じた電圧Vnbが誘起される。コンパレータ20では、基準電圧Vrefと電圧Vnbとを比較して、電圧Vnbが基準電圧Vrefを越えるとHレベルを出力する。このHレベルの出力がバッファ21からオン電圧としてMOS-FETQ4のゲートに対して印加され、MOS-FETQ4をオンさせる。これにより、整流電流IdがMOS-FETQ4のドレン→ソース方向により流れることになる。図12では、正極性により流れる整流電流Idとして示されている。

### 【0031】

そして時間経過に応じて整流電流Idのレベルが低下し、これに応じて、電圧Vnbが基準電圧Vrefよりも低くなると、コンパレータ20は出力を反転させる。この反転出力がバッファ21を介して出力されることで、MOS-FETQ4のゲート容量を放電させて、MOS-FETQ4をオフとする。なお、この時点で、残りの整流電流IdはボディダイオードDD4を経由して短時間のうちに流れ。

### 【0032】

このような動作とされることで、MOS-FETQ4は、整流電流Idが0レベルとなる前のタイミングでオフされることになる。これにより、図9に示したように、整流電流が不連続となる期間において、MOS-FETに逆方向電流が流れることが無くなつて無効電力が生じなくなり、その分の電力変換効率は高くなる。

例えば、図6に示した電源回路の二次側の構成を、上記図11に示した構成に基づく、全波整流の整流電流検出方式による同期整流回路とした場合のDC→DC電力変換効率としては、先の図7、図9などと同様の条件の下で測定したところ、90%程度にまで向上するという測定結果が得られた。

### 【0033】

【特許文献1】特開平11-332233号公報

【発明の開示】

【発明が解決しようとする課題】

### 【0034】

しかしながら、上記した整流電流検出方式の同期整流回路では、図11からも分かるように、1つのMOS-FETに対応して、少なくとも1組のカレントトランスと、このカレントトランスの出力によりMOS-FETを駆動するための比較的複雑な駆動回路系が必要となる。これにより、回路構成が複雑になり、これが製造能率の低下、コストアップ、回路基板サイズの拡大などにつながるという不都合が生じることになる。

特に、図6に示した一次側のスイッチングコンバータの構成を基本として整流電流検出方式の同期整流回路を二次側に備えることとした場合、二次側には全波整流回路を備える必要がある。従って、上記したカレントトランジスタ及び駆動回路系は、MOS-FET Q3, Q4ごとに対応して2組必要とされることになり、上記した問題がさらに大きくなる。

このようにして、巻線電圧検出方式と整流電流検出方式とでは、巻線電圧検出方式のほうが、無効電力により電力変換効率の面で不利ではあるが、回路構成が簡略であるのに対して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利であるが、回路構成が複雑になる、というトレードオフの関係にある。

#### 【課題を解決するための手段】

##### 【0035】

そこで本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成することとした。

つまり、入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、上記スイッチング素子をスイッチング駆動する駆動手段を備える。

また、スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランジスタを備える。

また、少なくとも、上記絶縁コンバータトランジスタの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、絶縁コンバータトランジスタの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路とを備える。

また、絶縁コンバータトランジスタの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路とを備える。

そして、上記同期整流回路は、絶縁コンバータトランジスタの二次巻線をセンタータップしたタップ出力を平滑コンデンサの正極端子に接続するとともに、二次巻線のセンタータップしていない側の一方の端部と二次側アースとの間に直列接続される第1のMOS型トランジスタと、二次巻線のセンタータップしていない側の他方の端部と二次側アースとの間に直列接続される第2のMOS型トランジスタと、第1のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第1のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、第2のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して第2のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路とから成るものとする。

また、絶縁コンバータトランジスタの磁束密度は、二次側直流出力電圧に接続される負荷条件の変動にかかわらず、全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定して構成することとした。

##### 【0036】

上記構成によるスイッチング電源回路としては、一次側スイッチングコンバータとしては、共振形コンバータに対して部分電圧共振回路が組み合わされた複合共振形コンバータとしての構成を採り、二次側においては、巻線電圧検出方式による全波整流の同期整流回路を備える。

そのうえで、絶縁コンバータトランジスタの磁束密度が所定以下となるようにしていることで、負荷変動にかかわらず、二次側整流電流が常に連続モードとなるようにしている。二次側整流電流が連続モードとなれば、巻線電圧検出方式による同期整流回路において問題となる、二次側整流電流の不連続期間においてMOS型トランジスタに逆方向電流が流れ

ることに依る無効電力は生じないことになる。

**【発明の効果】**

**【0037】**

のことから、本発明としては、巻線電圧検出方式の同期整流回路を備えながらも、二次側整流電流の不連続期間に対応した無効電力は生じないこととなり、例えば、整流電流検出方式による同期整流回路を備えた場合と同等程度にまで電力変換効率を向上させることができる。そして、なおかつ、同期整流回路の回路構成自体は巻線電圧検出方式であることで、整流電流検出方式よりも簡易な構成を探ることができる。

つまり、本発明によっては、同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立が図られるものであり、特に、定電圧大電流とされるような条件に電源回路を使用する場合に有利となるものである。

**【発明を実施するための最良の形態】**

**【0038】**

図1は、本発明の実施の形態としてのスイッチング電源回路の構成例を示している。この図に示す電源回路は、基本構成として、他励式によるハーフブリッジ結合方式による電流共振形コンバータに対して部分電圧共振回路が組み合わされた構成を探る。

**【0039】**

この図に示す電源回路においては、商用交流電源ACに対して、ブリッジ整流回路Di及び1本の平滑コンデンサCiから成る全波整流平滑回路が接続される。この全波整流平滑回路が商用交流電源ACを入力して全波整流動作を行うことによって、平滑コンデンサCiの両端には整流平滑電圧Ei(直流入力電圧)が得られる。この場合の整流平滑電圧Eiは、交流入力電圧VACの等倍に対応したレベルとなる。

**【0040】**

上記直流入力電圧を入力してスイッチング(断続)する電流共振形コンバータとしては、図示するようにして、MOS-FETによる2つのスイッチング素子Q1, Q2をハーフブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Q1, Q2の各ドレインーソース間に對しては、ダンパーダイオードDD1, DD2が並列に接続される。ダンパーダイオードDD1のアノード、カソードは、それぞれスイッチング素子Q1のソース、ドレンと接続される。同様にして、ダンパーダイオードDD2のアノード、カソードは、それぞれスイッチング素子Q2のソース、ドレンと接続される。ダンパーダイオードDD1, DD2は、それぞれスイッチング素子Q1, Q2が備えるボディダイオードとされる。

**【0041】**

また、スイッチング素子Q2のドレインーソース間に對しては、部分共振コンデンサCpが並列に接続される。この部分共振コンデンサCpのキャパシタンスと一次巻線N1のリーケージインダクタンスL1によっては並列共振回路(部分電圧共振回路)を形成する。そして、スイッチング素子Q1, Q2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。

**【0042】**

この電源回路においては、スイッチング素子Q1, Q2をスイッチング駆動するために、発振・ドライブ回路2が設けられる。この発振・ドライブ回路2は、発振回路、駆動回路を有しており、例えば汎用のICを用いることができる。そして、この発振・ドライブ回路2内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号(ゲート電圧)をスイッチング素子Q1, Q2の各ゲートに對して印加する。これにより、スイッチング素子Q1, Q2は、所要のスイッチング周波数により交互にオン/オフするようにしてスイッチング動作を行う。

**【0043】**

絶縁コンバータトランスPITは、スイッチング素子Q1, Q2のスイッチング出力を二次側に伝送するために設けられる。

この絶縁トランスPITの一次巻線N1の一方の端部は、一次側並列共振コンデンサC

1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。

また、一次巻線N1の他方の端部は、一次側アースに接続される。

#### 【0044】

ここで、絶縁コンバータトランスPITは、後述する構造により、絶縁コンバータトランスPITの一次巻線N1に所要のリーケージインダクタンスL1を生じさせる。そして、直列共振コンデンサC1のキャパシタンスと、上記リーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

#### 【0045】

上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（L1-C1）による電流共振形としての動作と、前述した部分電圧共振回路（Cd//L1）とによる部分電圧共振動作とが得られることになる。

つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。

#### 【0046】

絶縁コンバータトランスPITの二次巻線には一次巻線N1に伝達されたスイッチング出力に応じた交番電圧が励起される。そして、この場合の二次巻線としては、センタータップが施されたことで2つに分割された二次巻線N2A, N2Bが設けられる。この場合、二次巻線N2A, N2Bは同じ所定のターン数を有する。そして、この二次巻線N2A, N2Bに対しては、整流用素子としてNチャネルのMOS-FET Q3, Q4を備える全波整流の同期整流回路が備えられる。これらMOS-FET Q3, Q4は、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにされる。

#### 【0047】

二次巻線N2A、N2Bの各一方の端部を接続したセンタータップ出力は、平滑コンデンサCoの正極端子に接続される。二次巻線N2Aの他方の端部は、MOS-FET Q3のドレイン→ソースを介して、二次側アース（平滑コンデンサCoの負極端子側）に接続される。同様にして、二次巻線N2Bの他方の端部も、MOS-FET Q4のドレイン→ソースを介して、二次側アース（平滑コンデンサCoの負極端子側）に接続される。つまり、この場合には、二次巻線N2A、N2Bを含む各整流電流経路において、MOS-FET Q3, Q4を負極側に直列に挿入した構造となっている。なお、MOS-FET Q3, Q4のドレイン→ソースに対しては、それぞれ、ボディダイオードDD3, DD4が接続される。

#### 【0048】

そして、MOS-FET Q3を駆動する駆動回路は、二次巻線N2BとMOS-FET Q4のドレインとの接続点とMOS-FET Q3のゲートの間に、ゲート抵抗Rg1を接続すると共に、MOS-FET Q3のゲートと二次側アースとの間に抵抗R11を接続して形成される。

同様に、MOS-FET Q4を駆動する駆動回路は、二次巻線N2AとMOS-FET Q3のドレインとの接続点とMOS-FET Q4のゲートの間に、ゲート抵抗Rg2を接続すると共に、MOS-FET Q4のゲートと二次側アースとの間に抵抗R12を接続して形成される。

#### 【0049】

MOS-FETは、ゲートにオン電圧を印加すると、ドレイン→ソース間は、単なる抵抗体と等価となるので、電流は双方に流れれる。これを二次側の整流素子として機能させようすれば、平滑コンデンサCoの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサCoから絶縁コンバータトランスPIT側に放電電流が流れ、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS-FETの発熱、ノイズなどが生じて、一次側におけるスイ

ッティング損失も招く。

上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサC0の正極端子に充電する方向（つまり、ドレイン→ソース方向）にのみ電流が流れるように、MOS-FET Q3, Q4をスイッチング駆動するための回路である。つまり、この場合における同期整流回路の回路構成としては、巻線電圧検出方式により、整流電流に同期させてMOS-FET Q3, Q4をオン／オフ駆動する構成を探っているものである。

#### 【0050】

上記した回路構成による同期整流回路によっては、平滑コンデンサC0に対して全波整流により整流して得られる整流電流を充電する動作が得られ、これにより、平滑コンデンサC0の両端電圧として二次側直流出力電圧E0が得られる。この二次側直流出力電圧E0は、図示しない負荷側に供給されるとともに、次に説明する制御回路1のための検出電圧としても分岐して入力される。

#### 【0051】

制御回路1は、二次側直流出力電圧E0のレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Q1, Q2を駆動する。スイッチング素子Q1, Q2のスイッチング周波数が可変されることで、絶縁コンバータトランスPITの一次巻線N1から二次巻線N2A, N2B側に伝送される電力が変化するが、これにより二次側直流出力電圧E0のレベルを安定化させるように動作する。

例えば重負荷の傾向となって二次側直流出力電圧E0が低下するのに応じては、上記スイッチング周波数を高くするように制御することで、二次側直流出力電圧E0を上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧E0が上昇するのに応じては、上記スイッチング周波数を低くするように制御することで、二次側直流出力電圧E0を低下させる。

#### 【0052】

本実施の形態としては、この図に示す電源回路の回路構成の下で、低電圧、大電流とされる負荷条件に対応させることとしている。ここでの低電圧大電流の状態としては、二次側直流電圧E0=5Vで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Io=25Aとなる状態であるとする。

#### 【0053】

このような条件を前提として、図1に示す電源回路としては、次のようにして各部所要の部品を構成し、また、選定している。

先ず、絶縁コンバータトランスPITについては、図2に示す構造を探ることとしている。

この図に示すように、絶縁コンバータトランスPITは、フェライト材によるE型コアCR1, CR2を互いの磁脚が対向するように組み合わせたEE型コアを備える。

そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線N1を巻装する。また、他方の巻装部に対して二次巻線(N2A, N2B)を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンBを上記EE型コア(CR1, CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスPIT全体としての構造が得られる。この場合のEE型コアのサイズは例えばEER-35としている。

#### 【0054】

EE型コアの中央磁脚に対しては、図のようにして、例えばギャップ長1.5mm程度のギャップGを形成するようにしている。これによって、結合係数kとしては、例えばk=0.8以下による疎結合の状態を得るようにしている。つまり、従来例として図6に示した電源回路の絶縁コンバータトランスPITよりも、さらに疎結合の状態としているものである。なお、ギャップGは、E型コアCR1, CR2の中央磁脚を、2本の外磁脚よりも

短くすることで形成することが出来る。

#### 【0055】

そのうえで、二次側巻線の1T（ターン）あたりの誘起電圧レベルとしても、図6に示した電源回路よりも低くなるように、一次巻線N1と二次巻線N2A, N2Bの巻線数（ターン数）を設定する。例えば、一次巻線N1=60T、二次巻線N2A=N2B=6Tとしていることと、二次側巻線の1T（ターン）あたりの誘起電圧レベルを、2V/T以下としている。

#### 【0056】

このような絶縁コンバータトランスPIT及び一次巻線N1、二次巻線（N2A, N2B）の巻線数設定とすることで、絶縁コンバータトランスPITのコアにおける磁束密度が低下して、図6に示す電源回路よりも、絶縁コンバータトランスPITにおけるリーケージインダクタンスは増加する。

#### 【0057】

また、一次側直列共振コンデンサC1には、0.033μFを選定した。また、二次側の同期整流回路を形成するMOS-FET Q3, Q4については、30A/20Vを選定しており、そのオン抵抗は5mΩである。

#### 【0058】

このような構成による図1に示す電源回路の動作波形を、図3及び図4に示す。図3は、交流入力電圧VAC=100V、負荷電力Po=125Wのときの動作を示し、図4は、交流入力電圧VAC=100V、負荷電力Po=25W時の動作を示している。図1に示す電源回路の対応負荷電力範囲において、負荷電力Po=125Wは重負荷とされる条件であり、負荷電力Po=25Wは軽負荷の条件となる。

#### 【0059】

図3に示す波形図において、スイッチング素子Q2の両端電圧V1は、スイッチング素子Q2のオン／オフ状態に対応している。つまり、スイッチング素子Q2がオンとなる期間T2では0レベルで、オフとなる期間T1では所定レベルでクランプされた矩形波となる。そして、スイッチング素子Q2//ダンパーダイオードDD2に流れるスイッチング電流ID\_S2としては、期間T2に示されるように、ターンオン時においては、ダンパーダイオードDD2を流れることで負極性となり、これが反転して正極性によりスイッチング素子Q2のドレイン→ソースを流れ、期間T1でオフとなって0レベルとなる波形が得られる。

また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン／オフするようにしてスイッチングを行う。このため、スイッチング素子Q1//ダンパーダイオードDD1に流れるスイッチング電流ID\_S1は、スイッチング電流ID\_S2に対して180°位相がシフトした波形となる。また、図示してはいないが、スイッチング素子Q1の両端電圧としても、スイッチング素子Q2の両端電圧V1に対して180°位相がシフトした波形となる。

#### 【0060】

そして、スイッチング素子Q1, Q2のスイッチング出力点と一次側アース間に接続される一次側直列共振回路（C1-L1）に流れる一次側直列共振電流Ioは、スイッチング電流ID\_S1とスイッチング電流ID\_S2とが合成されたものとなる。これにより、図示するようにして、一次側直列共振電流Ioは正弦波状となる。この波形を、図6に示した従来の電源回路の一次側直列共振電流Ioの波形（図7参照）と比較すると、本実施の形態の一次側直列共振電流Ioとしては、一次巻線N1の励磁インダクタンスにより発生する鋸歯状波成分がほとんど含まれていないことが分かる。これは、絶縁コンバータトランスPITの結合係数をより疎結合な状態としたことで、一次巻線N1のリーケージインダクタンスL1が増加した分、相対的に一次巻線N1の励磁インダクタンスが小さくなつたことに依る。

#### 【0061】

そして、このような一次側直列共振電流Ioの波形が得られるのに応じて、二次巻線N2A-N2Bの電圧V2としては、一次側直列共振電流Ioが正極性／負極性で反転するのに

応じて同様に反転し、二次側直流出力電圧  $E_o$  に対応する絶対値レベルでクランプされた波形となる。

ここで、図7に示す電圧  $V_2$  と比較して分かるように、この図3に示す電圧  $V_2$  は、0 レベルの区間を挟むことなく正／負で反転する波形となっていることが分かる。

#### 【0062】

そして、電圧検出方式による二次側の同期整流回路では、抵抗  $R_{g1}-R_{11}$ 、及び抵抗  $R_{g2}-R_{12}$  から成る各駆動回路により上記電圧  $V_2$  を検出し、それぞれMOS-FET Q3, Q4に対してオンレベルのゲート電圧を出力することになる。これにより、MOS-FET Q3, Q4の各ゲート－ソース間に生じるゲート－ソース間電圧  $V_{GS3}, V_{GS4}$  は、それぞれ、電圧  $V_2$  が正／負となるパルス期間に応じてオン電圧レベルを生じる。

MOS-FET Q3は、ゲート－ソース間電圧  $V_{GS3}$  が正極性で立ち上がる期間 D0N1においてオンとなって、整流電流  $I_1$  を平滑コンデンサ  $C_o$  に充電させる。同様に、MOS-FET Q4は、ゲート－ソース間電圧  $V_{GS4}$  が正極性で立ち上がる期間 D0N2においてオンとなって、整流電流  $I_2$  を平滑コンデンサ  $C_o$  に充電させる。

#### 【0063】

のことから、整流動作としては、二次巻線電圧  $V_2$  が正／負となる各期間で平滑コンデンサ  $C_o$  に対して充電する全波整流動作が得られていることがわかる。

そして、前述したように、二次巻線電圧  $V_2$  が0 レベルとなる期間を挟むことなく正／負で反転するのに応じて、ゲート－ソース間電圧  $V_{GS3}, V_{GS4}$  がそれぞれオン電圧として正極性となる期間も連続することになり、従って、平滑コンデンサ  $C_o$  に対する充電電流としての整流電流  $I_1, I_2$  も連続して流れることになる。

つまり、本実施の形態としては、重負荷とされてスイッチング周波数が低くなるようにして制御されているときにも、二次側整流電流としては連続モードが得られていることになる。なお、この場合、整流電流  $I_1, I_2$  としては  $30 A_p$  となっており、例えば従来の図7に示した整流電流  $I_1, I_2$  よりも低減している。これは、例えば、同等のスイッチング周波数に対応する周期内において、整流電流の導通期間が従来よりも拡大したことによるものである。

#### 【0064】

このようにして、重負荷の条件でも連続モードが得られているのは、これまでの説明から理解されるように、ギャップ長の設定により絶縁コンバータトランジスタ P I T の結合係数を0.8程度までに低下させてより疎結合の状態とし、また、例えば二次巻線の1ターンあたりの誘起電圧レベルが2V/T程度に低下するようにして一次巻線 N1 と二次巻線 N2 A, N2B の巻数(ターン数)設定を行い、これにより、絶縁コンバータトランジスタ P I T のコアに生じる磁束密度を所要以下にまで低下させたことにより得られるものである。

#### 【0065】

従来でも述べたように、同期整流回路は、低オン抵抗で低耐圧のMOS-FETを整流用素子として用いるために、整流用素子にダイオード素子を用いる場合よりも導通損を低減することができる。

しかしながら、二次側整流電流が不連続モードで流れる場合において、同期整流回路として巻線電圧検出方式を探る場合、平滑コンデンサ  $C_o$  への充電電流が0 レベルとなっても MOS-FET がオンを維持して逆方向電流が流れ、これが無効電力を生じていた。

この無効電力を解消しようとすれば、整流電流検出方式の同期整流回路を採用することになる。しかしながら、整流電流検出方式では、カレントトランス及びコンパレータを備える駆動回路系などが必要であり、回路構成が複雑で大規模化する。

#### 【0066】

これに対して本実施の形態では、重負荷時においても二次側整流電流を連続モードとしていることで、電圧検出方式による同期整流回路であっても、上記のような電流不連続期間の無効電力が生じることはない。

のことから本実施の形態としては、同期整流回路として電圧検出方式による構成を探ることで、簡単な回路構成として回路規模の拡大を抑制し、さらにコストアップを避ける

ようにしていながら、なおかつ、電流不連続期間の無効電力による電力変換効率の低下の問題を解消していることになる。

#### 【0067】

また、図4には、図3と同一部位についての軽負荷時 ( $P_o = 25W$ 時) の動作が示されている。

図1に示す電源回路では、これまでの説明から理解されるように、二次側直流出力電圧  $E_o$  の安定化のために、スイッチング周波数制御による定電圧制御を行う。この定電圧制御は、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。

このような軽負荷の状態では、図示するスイッチング素子Q2の両端電圧  $V_1$  に対して、二次側巻線電圧  $V_2$  はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流  $I_{11}$ 、 $I_{12}$  としては、期間D0N1、D0N2との間に休止期間が無く平滑コンデンサ  $C_o$  に連続して充電されるようにして流れる。つまり、連続モードとなる。

#### 【0068】

図5は、これまでに説明した構成による図1に示す電源回路と、従来例である図6の電源回路との比較として、負荷電力変動に対する、AC→DC電力変換効率 ( $\eta_{AC\rightarrow DC}$ )、一次側直列共振電流レベル  $I_o$ 、スイッチング周波数  $f_s$  の特性を示している。図1の電源回路の特性を実線で示し、図6の電源回路の特性を破線で示す。

#### 【0069】

図5によると、先ず、スイッチング周波数としては、図1及び図6の回路とで共に、負荷電力の増加に応じて低くなるようにして変化しており、何れの回路においても、スイッチング周波数制御による安定化動作が得られていることが示されている。

また、AC→DC電力変換効率 ( $\eta_{AC\rightarrow DC}$ ) は、図1に示す回路のほうが図6に示す電源回路に対して、負荷電力  $P_o = 0W \sim 125W$  の範囲にわたって高くなっていることが分かる。図6に示す回路では、負荷電力  $P_o = 125W$  時には  $\eta_{AC\rightarrow DC} = 85.3\%$ 、 $P_o = 25W$  時には  $77.5\%$  であるのに対して、図1に示す電源回路では、負荷電力  $P_o = 125W$  時には  $90.5\%$ 、 $P_o = 25W$  時には  $89.5\%$  である。つまり、AC→DC電力変換効率 ( $\eta_{AC\rightarrow DC}$ ) として、負荷電力  $P_o = 125W$  時には  $4.2\%$  向上し、負荷電力  $P_o = 25W$  時には  $13\%$  向上している。また、これに応じた交流入力電力としては、負荷電力  $P_o = 125W$  時には  $6.9W$  低減し、負荷電力  $P_o = 25W$  時には  $4.7W$  低減する。

このような電力変換効率の向上は、図5に示す一次側直列共振電流  $I_o$  のレベルについて、図1に示す回路のほうが、図6に示す回路に対して、負荷電力  $P_o = 0W \sim 125W$  の範囲にわたって低減されることによっても示されている。

#### 【0070】

また、この図5に示される電力変換効率の特性は、図6に示す一次側の構成に対して、二次側に整流電流検出方式の同期整流回路を採用した場合と同等となるものである。しかしながら、先に説明したように、図1に示す電源回路では、同期整流回路の構成としては巻線電圧検出方式を探っていることで、回路構成はより簡略なものとなっている。

#### 【0071】

なお、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。

例えば、本発明に基づいた巻線電圧検出方式の同期整流回路の細部の構成については適宜変更されてよい。また、例えば一次側スイッチングコンバータのスイッチング素子としては、IGBT (Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、MOS-FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。

また、本発明としては、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スイッチング素子として例えばバイポーラトランジスタを選

定することができる。さらには、4石のスイッチング素子をフルブリッジ結合した電流共振形コンバータにも適用できる。

また、商用交流電源を入力して直流入力電圧を得る整流回路としても、例えば倍電圧整流回路などが備えられた構成とすることが考えられる。

#### 【図面の簡単な説明】

##### 【0072】

【図1】本発明の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。

【図2】実施の形態としての絶縁コンバータトランスの構造例を示す図である。

【図3】図1に示す電源回路の重負荷時の動作を示す波形図である。

【図4】図1に示す電源回路の軽負荷時の動作を示す波形図である。

【図5】図1に示す電源回路の負荷変動に対する、スイッチング周波数、一次側直列共振電流レベル、AC→DC電力変換効率の特性を示す図である。

【図6】従来としての電源回路の構成を示す回路図である。

【図7】図6に示す電源回路の重負荷時の動作を示す波形図である。

【図8】図6に示す電源回路として巻線電圧検出方式の同期整流回路を備えた場合の二次側の構成を示す回路図である。

【図9】図8に示す二次側の構成を探った場合の、重負荷時の動作を示す波形図である。

【図10】図8に示す二次側の構成を探った場合の、軽負荷時の動作を示す波形図である。

【図11】整流電流検出方式による同期整流回路の基本構成例を示す回路図である。


【図12】図11に示す同期整流回路の動作を示す波形図である。

#### 【符号の説明】


##### 【0073】

1 制御回路、2 発振・ドライブ回路、D<sub>i</sub> ブリッジ整流回路、C<sub>i</sub> 平滑コンデンサ、Q<sub>1</sub>, Q<sub>2</sub> スイッチング素子、DD<sub>1</sub>, DD<sub>2</sub> ダンパーダイオード、C<sub>1</sub> 一次側直列共振コンデンサ、C<sub>p</sub> 部分電圧共振コンデンサ、PIT 絶縁コンバータトランス、N<sub>1</sub> 一次巻線、N<sub>2A</sub>, N<sub>2B</sub> 二次巻線、Q<sub>3</sub>, Q<sub>4</sub> MOS-FET、DD<sub>3</sub>, DD<sub>4</sub> ボディダイオード、R<sub>g1</sub>, R<sub>g2</sub> ゲート抵抗、R<sub>11</sub>, R<sub>12</sub> 抵抗、C<sub>o</sub> (二次側) 平滑コンデンサ


【書類名】 図面  
【図1】




【図2】




【図 3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【図12】



【書類名】要約書

【要約】

【課題】同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立を図る。

【解決手段】複合共振形コンバータの二次側に巻線電圧検出方式の同期整流回路を備える。そして、絶縁コンバータトランスPITのギャップ長を1.5mm程度として結合係数を0.8程度にまで低下させると共に、二次巻線の1ターン(T)あたりの誘起電圧レベルが2V/Tとなるように一次巻線N1、二次巻線N2A, N2Bのターン数を設定する。これにより、絶縁コンバータトランスPITのコアの磁束密度が一定以下となることで、重負荷の条件でも二次側整流電流を連続モードとすることができます。

【選択図】図1

## 認定・付加情報

特許出願の番号	特願2003-287887
受付番号	50301305318
書類名	特許願
担当官	第三担当上席 0092
作成日	平成15年 8月12日

## &lt;認定情報・付加情報&gt;

## 【特許出願人】

【識別番号】	000002185
【住所又は居所】	東京都品川区北品川6丁目7番35号
【氏名又は名称】	ソニー株式会社
【代理人】	申請人
【識別番号】	100086841
【住所又は居所】	東京都中央区新川1丁目27番8号 新川大原ビル6階
【氏名又は名称】	脇 篤夫

## 【代理人】

【識別番号】	100114122
【住所又は居所】	東京都中央区新川1丁目27番8号 新川大原ビル6階 脇特許事務所
【氏名又は名称】	鈴木 伸夫

特願2003-287887

出願人履歴情報

識別番号 [000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住所 東京都品川区北品川6丁目7番35号

氏名 ソニー株式会社